## LIQUID CRYSTAL DISPLAY DEVICE AND ITS MANUFACTURE

Patent number:

JP11307778

**Publication date:** 

1999-11-05

Inventor:

NAKADA SHINICHI

Applicant:

NIPPON ELECTRIC CO

**Classification:** 

- international:

G02F1/1333; G02F1/136; G02F1/1362; G02F1/1368;

H01L29/786; G02F1/13; H01L29/66; (IPC1-7):

H01L29/786; G02F1/1333; G02F1/136

- european:

G02F1/1362H

Application number: JP19980113659 19980423 Priority number(s): JP19980113659 19980423


Report a data error he


Also published as:

US6466279 (B

### Abstract of **JP11307778**

PROBLEM TO BE SOLVED: To manufacture at low costs in a plurality of photolitho steps without increasing the steps by a method wherein a first organic interlayer insulation film and a second organic interlayer insulation film directly covering a source electrode.wiring, a drain electrode and a back channel are formed. SOLUTION: A gate electrode 2a and a gate wiring 2b are provided on a transparent insulation substrate 1, and a gate insulation film 3 is provided so as to cover it. A semiconductor layer 4 is provided so as to overlap the gate electrode 2a thereon, and a source electrode 6a and a drain electrod 7 partitioned at a center part of the semiconductor layer 4 are connected to the semiconductor layer 4 via an ohmic contact layer 5. The ohmic contact layer between the source electrode 6a and the drain electrod 7 is etched off and the ohmic contact layer 5 is provided only between the source electrode 6a, the drain electrod 7 and the semiconductor layer 4. Further, a first organic insulation film 8a is provided containing a channel part etched off so as to cover it, and a second organic insulation film 8b is provided thereon.





Data supplied from the esp@cenet database - Worldwide

Family list

4 family members for: JP11307778

Derived from 3 applications

LIQUID CRYSTAL DISPLAY DEVICE AND ITS MANUFACTURE 1

Inventor: NAKADA SHINICHI

**Applicant: NIPPON ELECTRIC CO** 

**EC:** G02F1/1362H

IPC: G02F1/1333; G02F1/136; G02F1/1362 (+

Publication info: JP3230664B2 B2 - 2001-11-19

**JP11307778 A** - 1999-11-05

Liquid crystal display device and process for producing same in which forming first and second organic insulating layers using curing and

half curing process

Inventor: NAKATA SHINICHI (JP)

**Applicant:** NIPPON ELECTRIC CO (JP)

**EC:** G02F1/1362H

IPC: G02F1/1333; G02F1/136; G02F1/1362 (+

Publication info: US6466279 B1 - 2002-10-15

Liquid crystal display device and process for producing same

**Inventor:** NAKATA SHINICHI (JP)

Applicant: NIPPON ELECTRIC CO (US)

**EC:** G02F1/1362H

**IPC:** *G02F1/1362*; *G02F1/13*; (IPC1-7):

G02F1/136

**Publication info: US2002191124 A1** - 2002-12-19

Data supplied from the esp@cenet database - Worldwide

## (19)日本国特許庁(JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平11-307778

(43)公開日 平成11年(1999)11月5日

| (51) Int. Cl | 6      | 識別記号 | F I         |     |   |
|--------------|--------|------|-------------|-----|---|
| H01L         | 29/786 |      | H01L 29/78  | 619 | Α |
| G02F         | 1/1333 | 505  | G02F 1/1333 | 505 |   |
|              | 1/136  | 500  | 1/136       | 500 |   |

審査請求 有 請求項の数11 OL (全8頁)


| 000004237           |
|---------------------|
| 日本電気株式会社            |
| 東京都港区芝五丁目7番1号       |
| <b>予</b> 中田 慎一      |
| 東京都港区芝五丁目7番1号 日本電気株 |
| 式会社内                |
| 入 弁理士 若林 忠 (外4名)    |
|                     |
| -                   |


## (54) 【発明の名称】液晶表示装置とその製造方法


## (57) 【要約】

【課題】 配線と画素電極がオーバーラップする構造を持つアクティブマトリクス基板において、従来の高開口率の液晶表示装置に比べて、フォトリソ工程を増やすことなく、5つのフォトリソ工程で安価に製造することのできる高透過率の明るいアクティブマトリクス型液晶表示装置およびその製造方法を提供することである。

【解決手段】 画素電極と配線との間に、ソース電極、ソース配線、ドレイン電極およびバックチャネルを直接 覆う第1の有機層間絶縁膜と第2の有機間絶縁膜とが形成されてなり、TFTのチャネル部に直接下層の有機層 間絶縁膜が接してなる液晶表示装置。







## 【特許請求の範囲】

【請求項1】 画素電極と配線との間に、ソース電極、ソース配線、ドレイン電極およびバックチャネルを直接 覆う第1の有機層間絶縁膜と第2の有機層間絶縁膜とが 形成されてなり、TFTのチャネル部に直接下層の有機 層間絶縁膜が接してなる液晶表示装置。

1

【請求項2】 第1の有機層間絶縁膜は、ポリシラザン、シロキサン樹脂およびベンゾシクロポリブテンポリマーからなる群から選ばれた少なくとも1種の有機層形成材料からなることを特徴とする請求項1に記載の液晶表示装置。

【請求項3】 有機層形成材料が、吸水率1%以下のものであることを特徴とする請求項2に記載の液晶表示装置。

【請求項4】 第2の有機層間絶縁膜は、ジメチレング リコールメチルエチルエーテルを溶媒とするアクリル系 樹脂を有機層形成材料とすることを特徴とする請求項1 に記載の液晶表示装置。

【請求項5】 (A) 透明電極基板上にスパッタリング 装置により金属薄膜を形成しフォトリソ工程によりゲー 20 ト電極、ゲート配線およびゲート端子部を形成する工程、

(B) ゲート電極、ゲート配線を覆って、半導体層となるa-Si層およびオーミックコンタクト層となるn+Si層を連続形成し両層をアイランド状にパターニングする工程、

(C) 該両層上にスパッタリング装置により金属薄膜を形成し、フォトリソ工程によりソース電極、ソース配線、ドレイン電極、データ側端子部を形成し、ソース電極、ドレイン電極間の不要なn+Si層を除去し、バックチャネルを形成する工程、

(D) バックチャネルを含む基板一面にスピンコート法により第1の有機層間絶縁膜を形成して全硬化し、次いでスピンコート法により第2の有機層間絶縁膜を形成して半硬化し、さらにノボラック樹脂を主成分とするポジ型感光性レジストをスピンコート法により塗布してプリベークを行い、次いでコンタクトスルーホール形成のため露光装置により露光処理してポジ型感光性レジストを可溶化させ同時にその下層の第2の有機層間絶縁膜も可溶化除去する工程、

(E) オーブンにてミッドベーク後、ポジ型感光性レジストをマスクにして不要な第1の有機層間絶縁膜およびゲート絶縁膜を除去し、次いでポジ型感光レジストの剥離を行う工程、および

(F) スパッタリング装置を用いて透明導電性膜を成膜し、画素電極をパターニングする工程からなることを特徴とする液晶表示装置の製造方法。

【請求項6】 工程Dの第1の有機層間絶縁膜は、ポリシラザン、シロキサン樹脂およびベンゾシクロポリブテンポリマーからなる群から選ばれた少なくとも1種の有 50

機層形成材料からなることを特徴とする請求項5に記載の液晶表示装置の製造方法。

【請求項7】 有機層形成材料が、吸水率1%以下のものであることを特徴とする請求項6に記載の液晶表示装置の製造方法。

【請求項8】 第2の有機層間絶縁膜は、ジメチレングリコールメチルエチルエーテルを溶媒とするアクリル系樹脂を有機層形成材料とすることを特徴とする請求項5に記載の液晶表示装置の製造方法。

【請求項9】 工程Dのノボラック樹脂の溶剤が2-へプタノンと3-エトキシジアジドスルホン酸エチルの混合溶媒であることを特徴とする請求項5に記載の液晶表示装置の製造方法。

【請求項10】 工程Dのアクリル系樹脂の半硬化が100~200℃、1~4分のプリベークであり、ノボラック樹脂のプリベイク温度が第2の有機層間絶縁膜のプリベーク温度を越えない90~120℃の温度範囲で1~4分のプリベークであることを特徴とする請求項8または9に記載の液晶表示装置の製造方法。

【請求項11】 工程Dのポジ型感光性レジストの現像がテトラメチレンアンモニウムヒドロオキサイド溶液を用いることを特徴とする請求項5記載の液晶表示装置の製造方法。

### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は液晶表示装置、特にアクティブマトリクス基板の製造方法の改良に関する。 【0002】

【従来の技術】図3は従来の液晶表示装置におけるアク ティブマトリクス基板のチャネルエッチ型TFTの概略 図である。図3(a)は平面図、図3(b)は断面図、 図3 (c) は端子部断面図を示している。図3 (b) に おいて、透明絶縁性基板1上に、ゲート電極2 a が形成 され、その上を覆ってゲート絶縁膜3が形成されてい る。さらにその上にはゲート電極2aと重畳するように 半導体層4が形成され、その中央部上で隔てられたソー ス電極6a、ドレイン電極7がオーミックコンタクト層 5を介して半導体層4に接続されている。それらソース 電極6aとドレイン電極7の間のオーミックコンタクト 層5はエッチング除去され、ソース電極6a、ドレイン 電極7と半導体層4の間にのみオーミックコンタクト層 5が形成されている。さらにこれらを覆うようにパッシ ベーション膜17が形成されている。こんパッシベーシ ョン膜17上には、画素電極9となる透明導電膜が、パ ッシベーション膜17を貫くコンタクトスルーホール1 1を介して、ドレイン電極7と接続されている。

【0003】次に、図3に示したアクティブマトリクス 基板の製造方法について、図4を用いて説明する。

【0004】(A) ガラスなどの透明絶縁性基板1上にスパッタリング装置によってA1, Mo, Crなどから

なる導電層を100~200nmの厚さで堆積し、フォ トリス工程によりゲート配線2b、ゲート電極2aおよ び表示用の外部信号処理基板と接続されるゲート端子2 c 部を形成する第1のパターニング工程を行う。

【0005】(B)次にシリコン窒化膜などからなるゲ ート絶縁膜3とアモルファスシリコンからなる半導体層 4、n+アモルファスシリコンからなるオーミックコン タクト層5とをPCVD装置によって、それぞれ400 nm. 300nm. 50nm程度の厚さで連続的に積層 し、半導体層4、オーミックコンタクト層5とを一括し てパターニングする第2のパターニング工程を行う。

【0006】(C)次にゲート絶縁膜3およびオーミッ クコンタクト層5を覆うようにスパッタリング装置によ ってMo, Crなどを150nm程度の厚さで堆積し、 これをフォトリソ工程によりソース電極6a、ソース配 線6 b、ドレイン電極7、および表示用の外部信号処理 基板に接続されるデータ側端子7 a 部を形成する第3の パターニング工程を行うとともに、TFTのチャネル部 となるソース電極 6 a、ドレイン電極 7 下以外の不要な オーミックコンタクト層5を除去する。

【0007】(D)次にTFTのバックチャネル、ソー ス電極6a、ソース配線6b、ドレイン電極7、端子部 を覆うようにPCVD装置によりシリコン窒化膜などの 無機膜からなるパーシベーション膜17を100~20 0 nm程度の厚さで成膜し、ドレイン電極7と画素電極 9とのコンタクトをとるためのコンタクトスルーホール 11の形成と、データ側端子7 a部上の不要なパッシベ ーション膜17とゲート端子2c部上の不要なゲート絶 縁膜3およびパッシベーション膜17を除去する第4の パターニング工程を行う。

【0008】(E)最後に、画素電極9となる透明導電 膜をスパッタリング装置で成膜し、第5のパターニング 工程を行う。

【0009】以上に説明した5つのパターニング工程に より、製造工程を大幅に短縮した図3のアクティブマト リクス基板をもつ液晶表示装置を製造することができ る。

【0010】しかし、従来の液晶表示装置(以下、従来 例1と略称する)では、図3(a)のようにゲート配線 2 b およびソース配線 6 b と画素電極 9 間の光漏れを防 40 ぐため、CF基板上に設けられたブラックマトリクスで 遮光する必要があり、CF基板とアクティブマトリクス 基板の重ね合わせ精度の問題からブラックマトリクスに よる遮光領域を大きく採らなければならず、液晶表示装 置の開口率が小さくなる。このため、透過率の低い液晶 表示装置になってしまうという問題点を有した。

【0011】開口率を大きくする手段として、画素電極 9と各配線とをオーバーラップすることでCF側のブラ ックマトリクスをなくす方法が、特開平9-15262 5 (以下、従来例2と略称する) に開示されている。図 50 その上にポジ型感光性レジストを塗布し、アクリル樹脂

5は、従来例2のアクティブマトリクス基板におけるチ ャネル保護型TFTの断面図である。図5を用いてアク ティブマトリクス基板のチャネル保護型TFTの構造を 説明すると、透明絶縁性基板1上に、ゲート配線2bに 接続されたゲート電極2aが設けられ、その上を覆って ゲート絶縁膜3が設けられている。その上にはゲート電 極2aと重畳するように半導体層4が設けられ、その中 央部上にチャネル保護層13が設けられている。このチ ャネル保護層13の両端部および半導体層4の一部を覆 う、チャネル保護層13上で分断された状態で、ソース 電極6aおよびドレイン電極7となるN+Si層が設け られている。一方のn+Si層であるソース電極6aの 端部上には透明導電膜14と金属層15とが設けられて 2層構造のソース配線6bとなっている。また、他方の n+Si層であるドレイン電極7の端部上には透明導電 膜14と金属層15とが設けられ、透明導電膜14は延 長されて画素電極9と接続する接続電極となっている。 さらに、TFT、ゲート配線2b、ソース配線6b、接 続電極を覆って層間絶縁膜が設けられている。この層間 絶縁膜上には画素電極9となる透明導電膜が設けられ、 層間絶縁膜を貫くコンタクトスルーホールを介して、接 続電極である透明導電膜によりTFTのドレイン電極 7 と接続されている。

【0012】これら従来例2の液晶表示装置の特徴は、 画素電極9とソース電極6a、ソース配線6bとの間に 低誘電率の層間絶縁膜を厚く形成することによって、画 素電極9と配線間の容量を増大させることなく、画素電 極9と配線をオーバーラップすることができ、開口率の 大きな明るい液晶表示装置が得られる。

#### [0013] 30

【発明が解決しようとする課題】しかしながら、上記し た従来例2では、層間絶縁膜を形成するための製造工程 と画素電極とのコンタクトスルーホールの製造工程が新 たに加わり、9回のパターニング工程を必要とするた め、液晶表示装置の製造コストが大幅に増大するという 問題点を有していた。

【0014】また、この層間絶縁膜を用いて開口率を向 上させる技術を従来例1の製造工程を短縮したアクティ ブマトリクス基板に適用しようとすると、図6(a),

(b) のように感光性有機層間膜8cをマスクにして、 データ側端子7 a 部上の不要なパッシベーシベーション 膜17とゲート端子2c部上の不要なゲート絶縁膜3お よびパッシベーション膜17を除去するドライエッチン グを行う必要がある。シリコン窒化膜からなるゲート絶 縁膜3、パーシベーション膜17をエッチングする場 合、フッ素系ガスでエッチングするため、アクリル系な どの感光性有機層間膜8 c もエッチングされてしまうと いう問題がある。

【0015】また、非感光性のアクリル樹脂を用いて、

とシリコン窒化膜を一括エッチングする方法も考えられるが、ポジ型感光性レジストとシリコン窒化膜のエッチング選択比が1程度しか得られないため、アクリル樹脂・シリコン窒化膜をエッチングしている間にポジ型感光性レジストがなくなり、必要部分のアクリル樹脂までエッチングされてしまうという問題がある。また、従来のPCVD装置にで形成するシリコン窒化膜からなるパッシベーション膜17の上に層間絶縁膜になる有機絶縁膜を形成するため、従来例1のチャネルエッチ型TFTに比べるとコストアップになるという問題があった。

【0016】これらの問題を解決する方法として、高価なPCVD装置で形成するパッシベーション膜を省略して、層間絶縁膜である有機絶縁膜でパッシベーション膜17も兼用する検討もされてきたが、液晶表示装置の信頼性を保つため、チャネル部に侵入する不純物イオンや水分をブロックする機能がパッシベーション膜には必要であり、直接アクリル系樹脂やポリイミド系樹脂などの有機絶縁膜をチャネル部に接触させると、液晶中からの不純物イオンや水分あるいは有機系樹脂中からのイオンの侵入によりトランジスター特性の劣化を引き起こすと20いう問題があった。

## [0017]

【課題を解決するための手段】本発明は上記した問題点に鑑みてなされたものであり、その目的は配線と画素電極9がオーバーラップする構造をもつアクティブマトリクス基板において、その層間絶縁膜の簡単な製造方法を示すことにより、従来の高開口率の液晶表示装置に比べて、フォトリソ工程を増やすことなく、5つのフォトリソ工程で安価に製造することのできる高透過率の明るいアクティブマトリクス型液晶表示装置およびその製造方法を提供することにある。

【0018】本発明の液晶表示装置は、画素電極と配線との間に、ソース電極、ソース配線、ドレイン電極およびバックチャネルを直接覆う第1の有機層間絶縁膜と第2の有機層間絶縁膜とが形成されてなり、TFTのチャネル部に直接下層の有機層間絶縁膜が接してなる。

【0019】上記した本発明において、第1の有機層間 絶縁膜は、ポリシラザン、シロキサン樹脂およびベンゾ シクロポリブテンポリマーからなる群から選ばれた少な くとも1種の有機層形成材料からなることが好ましい。 【0020】また、有機層形成材料が、吸水率1%以下 のものであることが好ましい。

【0021】また、第2の有機層間絶縁膜は、ジメチレングリコールメチルエチルエーテルを溶媒とするアクリル系樹脂を有機層形成材料とすることが好ましい。

【0022】本発明はまた、(A)透明電極基板上にスパッタリング装置により金属薄膜を形成しフォトリソ工程によりゲート電極、ゲート配線およびゲート端子部を形成する工程、(B)ゲート電極、ゲート配線を覆って、半導体層となるa-Si層およびオーミックコンタ 50

クト層となるn+Si層を連続形成し両層をアイランド 状にパターニングする工程、(C)該両層上にスパッタ リング装置により金属薄膜を形成し、フォトリソ工程に よりソース電極、ソース配線、ドレイン電極、データ側 端子部を形成し、ソース電極、ドレイン電極間の不要な n+Si層を除去し、バックチャネルを形成する工程、

(D) バックチャネルを含む基板一面にスピンコート法により第1の有機層間絶縁形を形成して全硬化し、次いでスピンコート法により第2の有機層間絶縁膜を形成して半硬化し、さらにノボラック樹脂を主成分とするポジ型感光性レジストをスピンコート法により塗布してプリベークを行い、次いでコンタクトスルーホール形成のため露光装置により露光処理してポジ型感光性レジストを可溶化させ同時にその下層の第2の有機層間絶縁膜も可溶化除去する工程、(E) オーブンにてミッドベーク後、ポジ型感光性レジストをマスクにして不要な第1の有機層間絶縁膜およびゲート絶縁膜を除去し、次いでポジ型感光レジストの剥離を行う工程、および(F) スパッタリング装置を用いて透明導電性膜を成膜し、画素電極をパターニングする工程からなることを特徴とする液晶表示装置の製造方法をも提供するものである。

【0023】上記した本発明において、工程Dの第1の有機層間絶縁膜は、ポリシラザン、シロキサン樹脂およびベンゾシクロポリブテンポリマーからなる群から選ばれた少なくとも1種の有機層形成材料からなることが好ましい。

【0024】また、有機層形成材料が、吸水率1%以下のものであることが好ましい。

【0025】また、第2の有機層間絶縁膜は、ジメチレングリコールメチルエチルエーテルを溶媒とするアクリル系樹脂を有機層形成材料とすることが好ましい。

【0026】また、工程Dのノボラック樹脂の溶剤が2 -ヘプタノンと3-エトキシジアジドスルホン酸エチル の混合溶媒であることが好ましい。

【0027】また、工程Dのアクリル系樹脂の半硬化が 100~200℃1~4分のプリベークであり、ノボラ ック樹脂のプリベイク温度が第2の有機層間絶縁膜のプ リベーク温度を越えない90~120℃の温度範囲で1 ~4分のプリベークであることが好ましい。

0. 【0028】更に、工程Dのポジ型感光性レジストの現像がテトラメチレルアンモニウムヒドロオキサイド溶液を用いることが好ましい。

[0029]

【発明の実施の形態】以下、本発明の実施の形態について説明する。

【0030】図1は液晶表示装置におけるアクティブマトリクス基板の1画素部分の構成を示すものであり、

(a) はその平面図であり、(b) はそのTFT部の断面図であり、(c) はその端子部の断面図である。

【0031】図1 (a) において、アクティブマトリク

ス基板には互いに直交するように複数のゲート配線2b と複数のソース配線6bが設けられ、それら2本毎のゲ ート配線2b、ソース配線6bで囲まれた領域に各々ゲ ート配線2b、ソース配線6bに重畳するように画素電 極9が設けられている。また、ゲート配線2b、ドレイ ン配線6 bの交差部分にはTFT10が設けられ、この TFT10のゲート電極2aにはゲート配線2bが接続 され、ソース電極6aにはソース配線6bが接続され、 ドレイン電極7には第1の有機層間膜8 a と第2の有機 層間膜8bからなる層間絶縁膜を貫くコンタクトスルー 10 ホール11を介して画素電極9が接続され、また、画素 電極9はコンタクトスルーホール11を介して付加容量 電極12にも接続している。このTFT10にはゲート 配線2b、ゲート電極2aを通してスイッティング信号 が、ソース配線6b、ソース電極6aを通して映像信号 が入力され、画素電極9への電荷の書き込みが行われ る。

【0032】また、本発明の実施例の構造について、図 1 (b) の断面図を用いて詳しく説明すると、透明性絶 縁基板1上にゲート電極2aおよびゲート配線2bが設 20 けられ、それらを覆うようにゲート絶縁膜3が設けら れ、その上にゲート電極2 a と重畳するように半導体層 4が設けられ、その半導体層4の中央部上で隔てられた ソース電極6a、ドレイン電極7がオーミックコンタク ト層5を介して半導体層4に接続されている。それらソ ース電極 6 a とドレイン電極 7 の間のオーミックコンタ クト層 5 はエッチング除去され、ソース電極 6 a 、ドレ イン電極7と半導体層4の間にのみオーミックコンタク ト層5が設けられている。さらにエッチング除去された チャネル部を含めて、これを覆うように第1の有機絶縁 30 膜8aが設けられ、その上に第2の有機絶縁膜8bが設 けられている。この第2の有機絶縁膜8 b上には、画素 電極9となる透明導電膜が第1の有機絶縁膜8a、第2 の有機絶縁膜8 bを貫くコンタクトスルーホール11を 介して、ドレイン電極7と接続されている。

## 【0033】実施例1

本発明の実施例における製造方法について説明する。図 2 は本発明の製造フローを示したものである。

【0034】(A)透明性絶縁基板1上にA1, Mo, Cr, などの金属をスパッタリング装置を用いて100~300nmの膜厚で形成する。フォトリソ工程により、パターニングを行い、ゲート電極2a、ゲート配線2b、ゲート端子部を形成する。

【0035】(B) ゲート電極2a、ゲート配線2bを 覆って、基板一面にPCVD装置により、ゲート絶縁膜 3となるシリコン窒化膜を300~600nmの厚さ で、半導体層4となるa-Si層を200~300nm の厚さで、オーミックコンタクト層5となるn+Si層 を10~100nmの厚さで連続形成し、n+Si層お よびa-Si層をアイランド状にパターニングする。 【0036】(C)ゲート絶縁膜3、n+Si層上にスパッタリング装置で、MO,Crなどの金属を100~300nmの厚さに成膜し、フォトリソ工程により、ソース電極6a、ソース配線6b、ドレイン電極7、データ側端子部を形成する。さらに、ソース電極6a、ドレイン電極7間の不要なn+Si層を除去し、バックチャネルを形成する。

【0037】(D)バックチャネルを含む基板一面に、スピンコート法を用いて、第1の有機層間膜8aとなるポリシラザン化合物を100nm~500nmの厚さに塗布し、次に、焼成炉において280℃で40分保持した後、さらに320℃で20分保持し、ポリシラザン化合物を全硬化する。このとき、焼成温度は前記条件が最適であるが、250℃以上であればパッシベーション膜としての機能を果たす。このポリシラザンは、吸水率0.45で、溶媒にキシレンを用いている。

【0038】次に、スピンコート法により、第20有機層間膜8bとなるジメチレングリコールメチルエチルエーテル(MEC)を溶媒として含むアクリル系樹脂を $2.5\mu$ m~ $4.5\mu$ mの厚さに塗布し、100~1200の温度で1分~4分の間、プリベークを行い、アクリル樹脂を半硬化させる。

【0039】次に、2-ヘプタノン(MAK)と3-エ トキシジアジドスルホン酸エチル(EEP)を溶媒とし ノボラック樹脂を主成分とするポジ型感光性レジスト1 6をスピンコート法により半硬化させたアクリル樹脂の 上に塗布し、アクリル樹脂のプリベーク温度を越えない 90~120℃の温度で1分~4分の間、プリベークを 行う。(このとき、ポジ型感光性レジスト16のプリベ ークが90℃以下になると、アクリル樹脂とポジ型感光 性レジスト16の溶媒の揮発や樹脂の縮合による歪みの 差によりレジストにクラックが生じ、パターン不良とな る。また、120℃以上になると、下地アクリル樹脂が 加熱硬化されてしまい、現像工程で除去すべき下地アク リル樹脂がテトラメチルアンモニウムヒドロオキサイド (TMAH) 溶液に可溶しなくなってしまう。また、ア クリル樹脂のプリベーク温度よりもポジ型感光性レジス トのプリベーク温度が高くなると、同様に樹脂成分の縮 合による歪みの差によりクラックが発生する。また、ポ 40 ジ型感光性レジストのプリベーク温度は、前記クラック の発生しない温度で、かつ、次工程でのTMAHでの現 像において、ポジ型感光性レジストが溶解や浸食による 剥離を起こさないように、90℃以上である必要があ る。) 次に、露光装置により不要除去部分の露光処理を 行い、現像装置にて、0.1mol%~1mol%程度 のTMAH溶液で露光処理されたポジ型感光性レジスト 16を可溶させ、同時にその下層の第2の有機層間膜8 bであるアクリル樹脂も可溶させ除去する。

【0040】(E)オーブンにて、140℃、15分の 50 熱処理(ミッドベーク)を行い、DMSOを含むレジス ト剥離液にアクリル樹脂が可溶しないようにする。次に、SF。系ガスを用いて、ポジ型感光性レジスト16をマスクにし、データ側端子部上およびゲート端子部上の不要なポリシラザン膜およびゲート絶縁膜3を除去する。次に、DMSO液を含むレジスト剥離液で、23℃~30℃の温度内で、ポジ型感光性レジスト16の剥離を行う。このとき、ミッドベーク温度が130℃以下の場合、アクリル樹脂が剥離液を吸収してしまい、膨潤のためクラックが発生する。また、ミッドベーク温度が160℃以上の場合、上層のポジ型感光性レジスト16が10硬化してしまい、剥離できなくなる。

【0041】(F)最後にスパッタリング装置を用いて、ITOからなる透明導電性膜30nm~100nmの厚さで成膜し、画素電極9のパターニングを行う。

【0042】以上、説明した5つのフォトリソ工程により、画素電極9と配線とがオーバーラップする開口率の向上した明るい液晶表示装置を、従来の液晶表示装置より安く製造することができる。

## [0043] 実施例2

第2の実施例は、第1の有機層間膜8aにポリシロキサ 20 ン樹脂からなるシロキサン樹脂を用いている。このシロキサン樹脂の吸水率は0.7である。本発明を製造工程順に説明する。バックチャネルの不要なn+Si層の除去工程までは第1の実施例と同様なので省略する。不要なn+Si層を除去した後、スピンコート法を用いて第1の有機層間膜8aとなるシロキサン樹脂を100nm~500nmの厚さに塗布し、続いて80℃で90秒保持した後、200℃で90秒保持してプリベークを行う。次に、焼成炉において250℃で60分保持し、シロキサン樹脂を全硬化する。このとき、焼成温度は前記30条件が最適であるが、230℃以上であればパッシベーション膜としての機能を果たす。第2の有機層間膜8bの形成工程以後は、第1の実施例と同様なので省略する。

【0044】以上、説明した5つのフォトリソ工程により、本発明の液晶表示装置が備えるアクティブマトリクス基板を製造することができる。

## 【0045】実施例3

第1の有機層間膜8 a にベンゾシクロブテンポリマーを用いている。このベンゾシクロブテンポリマーは吸水率 40が0.25である。本発明を製造工程順に説明する。バックチャネルの不要なn+Si層の除去工程までは第1の実施例と同様なので省略する。不要なn+Si層を除去した後、スピンコート法を用いて第1の有機層間膜8aとなるベンゾシクロブテンポリマーを100nm~500nmの厚さに塗布し、次に、焼成炉において300℃で60分保持し、ベンゾシクロブテンポリマーを熱硬化する。このとき、焼成温度は前記条件が最適であるが、250℃以上であればパッシベーション膜としての機能を果たす。 50

【0046】第2の有機層間膜8bの形成工程以後は、 第1の実施例と同様なので省略する。

10

【0047】以上、説明した5つのフォトリソ工程により、本発明の液晶表示装置が備えるアクティブマトリクス基板を製造することができる。

## [0048]

【発明の効果】上記第1の実施例の適用例によれば、従 来PCVD装置により形成していたパッシベーション膜 となるシリコン窒化膜を形成する工程を省略し、バック チャネルを含むソース電極、ソース配線、ドレイン電極 の上に直接有機絶縁膜を形成することができる。これ は、吸水率が1%以下のポリシラザン、シロキサン樹 脂、ベンゾシクロブテンポリマーのうちの1種類を直接 バックチャネルに接する第1の有機層間膜を用いたこと による。TFTのバックチャネルを保護するパッシベー ション膜には不純物イオンや水をブロックする機能が必 要である。不純物イオンは水に比べて拡散速度が極めて 遅く、また、水に比べてパッシベーション膜中への拡散 力が弱い。よって、水をブロックする能力の高い吸水率 1%以下のポリシラザン、シロキサン樹脂、ベンゾシク ロブテンポリマーを用いることによって、バックチャネ ルを有機層間膜で保護することが可能になる。この場 合、膜厚は上記機能を満たすために最低100nm以上 必要である。これにより、高価で生産性の低いPCVD 装置でパッシベーション膜を形成する工程を、安価で生 産性の高いスピンコータ工程に代替することができ、液 晶表示装置の生産コストを大幅に低減することが可能に なる。さらに、前記第1の有機層間膜の上に、比誘電率 が低い第2の有機層間膜をスピンコーターで厚く形成す ることができるため、画素電極を各ゲート配線、ソース 配線に重畳することができ開口率を向上させることが可 能になる。この場合、画素電極と各配線間の浮遊容量に よるクロストークを抑えるために、誘電率3.0の材料 で膜厚3.8 μm必要である。さらに、第2の有機層間 膜の形成を上記第1の実施例に記載の方法で形成するこ とにより、従来の高開口率液晶表示装置の製造方法より 簡便な5つのフォトリソ工程で製造することが可能にな る。

## 【図面の簡単な説明】

【図1】本発明の液晶表示装置におけるアクティブマトリクス基板の1画素部分の構成を示す図であり、(a)がその平面図であり、(b)がそのTFT部の断面図であり、(c)がその端子部の断面図である。

【図2】本発明の液晶表示装置におけるアクティブマトアリクス基板の製造フローである。

【図3】従来の液晶表示装置におけるアクティブマトリクス基板の1画素部分の構成を示す図であり、(a)がその平面図であり、(b)がそのTFT部の断面図であり、(c)がその端子部の断面図である。

50 【図4】従来の液晶表示装置におけるアクティブマトリ

クス基板の製造フローである。

【図5】従来の液晶表示装置におけるアクティブマトリクス基板のTFT部部の断面図である。


11


【図6】従来例1に高開口率構造を適用した場合の問題点を説明する図である。


## 【符号の説明】

- 1 透明絶縁性基板
- 2 a ゲート電極
- 2 b ゲート配線
- 2 c ゲート端子
- 3 ゲート絶縁膜
- 4 半導体層
- 5 オーミックコンタクト層
- 6 a ソース電極
- 6 b ソース配線


[図1]







【図5】




7 ドレイン電極


7 a データ側端子


8 有機層間膜


- 8 a 第1の有機層間膜
- 8 b 第2の有機層間膜
- 8 c 感光性有機層間膜
- 9 画素電極
- 10 TFT
- 11 コンタクトスルーホール
- 10 12 付加容量電極
  - 13 チャネル保護層
  - 14 透明導電膜
  - 15 金属層
  - 16 ポジ型感光性レジスト
  - 17 パッシベーション膜


## [図2]





























データ側端子部



